نمونه سوال درس طراحی سیستم های VLSI نیمسال دوم 94-93
بیست فایل

نمونه سوال درس طراحی سیستم های VLSI نیمسال دوم 94-93

Current View
counter free hit unique web
دیگر مطالب مرتبط
مطالب مرتبط
متن نوشتاری این نمونه سوال


æ tbd | ×wih . WWW20FILE.ORG کاو شنا را به خانههای
S!! 2
-> -->
= انشتاه پیام نور
-
W.:*. مر=ح--ز آزمون و سنجش ŽNS تعداد سوالات : تستی : ۲۵ تشریحی : ۵ زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰ سری سوال : یک ۱
عن-وان درس : VLSI طراحی سیستمهای رشته تحصیلی / کد درس : مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۰۵
استفاده از ماشین حساب مهندسی مجاز است
۱- با توجه به اینکه با 2.5 = ال عرضی نسبی دو MOSFET کانال n و p باید چه رابطه ای نسبت به هم داشته باشند تا پارامتر رسانایی انتقالی آنها یکسان باشد؟
*
W, E 0.4W, * W, E 0.25W, * W, E 4W, Y W, E W, .)
۲- دو وارونگر زیر را در نظر بگیرید(فرض کنید ترانزیستورهای PMOS در چاه های مجزا قرار گرفته اند)
کدام گزینه درست است؟ %
in
rra
5» %» %օ - | _ Մ— օա (ب)
(الف)
۱. وارونگر (الف) بهتر از وارونگر (ب) است زیرا دارای W کمتری است. آن وارونگر (ب) بهتر از وارونگر (الف) است زیرا دارای W کمتری است. ۳. در وارونگر (ب) مشکل اثر بدنه وجود دارد ولی وارونگر (الف) دارای این مشکل نیست. ۴. در هر دو وارونگر مشکل اثر بدنه وجود دارد.
۳- تابع پیاده سازی شده با ترانزیستور های عبور مدار زیر چیست؟
В В A. A.
(Ꭺ Ꮎ B).Ꮯ . * Ꭺ © B © C . Ý A.B.C+ A.C.B Y A.B + AC + AB C . as V, -0.8V W/L = 20 S K, -50/A/V* L N Juts MOSFET —f عنوان سوئیچ با os’’ کوچک بکار می رود. ولتاژ کنترلی Vos بین • ձ ն ولت است. به از ای 1o = 1mA 9 Vas = 5V .4 راV چقدر است؟ ..YYAV . Y. «.ΛΥΔV . Υ" የ.fልV የ Λ.ΛΔV . )
صفحه ۱ از ۷
W・ハ・Y・Y管管%め・) نیمسال دوم ۹۴-۱۳۹۳
***
æ tbd | ×wih . WWW20FILE.ORG کاو شنا را به خانههای
%SV = انشا محا» بیام نور W.:*. مو=حا-ز آزمون و تنبش 恭
تعداد سوالات : تستی : ۲۵ تشریحی : ۵ عن-وان درس : طراحی سیستمهای VLSI
رشته تحصیلی / کد درس : مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۰۵
زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰ سری سوال : ۱ یک
۵- Vity ........ولتاژ ورودی است که می توان به عنوان .......در نظر گرفت. ۱. ماکزیمم ، ۱ ۲. مینیمم، ۱ ۳. ماکزیمم، ۰ ۰ مینیمم، ۰
۶- منطق گیت های انتقالی زیر چیست؟
B B
f
st so
A.
A. ANDINAND t AND/OR . Y. XORİXNOR . Y NAND|AND . \ ۷- یک ترانزیستور NMOS دارای ولتاژ آستانه ۰.۴V است طراح مدار می خواهد بداند در مقابل کاهش ولتاژ آستانه به اندازه ۱۰۰mV جریان نشتی زیر آستانه در دمای اتاق با فرض 0V = / چند برابر خواهد شد(۱۴=n) ؟ 1.YY y \Δ,2. Υ 人Y \ ۴. تغییری نخواهد کرد ۸- فرض کنید برای یک گیت اAO با ظرقیت بار F/10؛ 2گR = 10K باشد. اگر t = 0.5ns فرض شود. در واقعی چقدر است؟ . ,**Sns . * . , . Y AnS , Y . , . 2 ans . Y · „YÒAnS . )
۹- تابع منطقی f(A, B, C, D) = (A + B + C) DE معادل کدام روش نوشت گذاری زیر است؟
OA333 . Y. AO232 . Y. OAI311 Y OAI32 . )
۱۰- پس از گذشت یک شب، مسئولین آزمایشگاه حالت جامد فهمیدند که ضخامت اکسید رشد داده شده برای ترانزیستوری از حد معمول بیشتر شده است. فکر می کنید Ips این وسیله در مقایسه با حالت معمول چه تفاوتی دارد؟
۱. افزایش می یابد ۲. کاهش می یابد
۳. تغییری نمی کند آن را از ضخامت اکسید مستقل است ۱۱- در وارونگر با بار تخلیه ای، نسبت به وارونگر با بار مقاومتی منحنی VTC.......وحاشیه های نویز.......می باشد.
۱. تندتر ، کمتر ۲. تندتر، بیشتر ۰۳ کند تر، کمتر ۴. کندتر، بیشتر
)・W・ハ・Y・Y管管%め
نیمسال دوم ۹۴-۱۳۹۳ صفحه ۲ از ۷









***
æ tbd | ×wih . WWW20FILE.ORG کاو شنا را به خانههای
%SV = انشا محا» بیام نور W.:*. مو=حا-ز آزمون و تنبش 恭
تعداد سوالات : تستی : ۲۵ تشریحی : ۵ عن-وان درس : طراحی سیستمهای VLSI
رشته تحصیلی / کد درس : مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۰۵
زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰ سری سوال : ۱ یک
۵- Vity ........ولتاژ ورودی است که می توان به عنوان .......در نظر گرفت. ۱. ماکزیمم ، ۱ ۲. مینیمم، ۱ ۳. ماکزیمم، ۰ ۰ مینیمم، ۰
۶- منطق گیت های انتقالی زیر چیست؟
B B
f
st so
A.
A. ANDINAND t AND/OR . Y. XORİXNOR . Y NAND|AND . \ ۷- یک ترانزیستور NMOS دارای ولتاژ آستانه ۰.۴V است طراح مدار می خواهد بداند در مقابل کاهش ولتاژ آستانه به اندازه ۱۰۰mV جریان نشتی زیر آستانه در دمای اتاق با فرض 0V = / چند برابر خواهد شد(۱۴=n) ؟ 1.YY y \Δ,2. Υ 人Y \ ۴. تغییری نخواهد کرد ۸- فرض کنید برای یک گیت اAO با ظرقیت بار F/10؛ 2گR = 10K باشد. اگر t = 0.5ns فرض شود. در واقعی چقدر است؟ . ,**Sns . * . , . Y AnS , Y . , . 2 ans . Y · „YÒAnS . )
۹- تابع منطقی f(A, B, C, D) = (A + B + C) DE معادل کدام روش نوشت گذاری زیر است؟
OA333 . Y. AO232 . Y. OAI311 Y OAI32 . )
۱۰- پس از گذشت یک شب، مسئولین آزمایشگاه حالت جامد فهمیدند که ضخامت اکسید رشد داده شده برای ترانزیستوری از حد معمول بیشتر شده است. فکر می کنید Ips این وسیله در مقایسه با حالت معمول چه تفاوتی دارد؟
۱. افزایش می یابد ۲. کاهش می یابد
۳. تغییری نمی کند آن را از ضخامت اکسید مستقل است ۱۱- در وارونگر با بار تخلیه ای، نسبت به وارونگر با بار مقاومتی منحنی VTC.......وحاشیه های نویز.......می باشد.
۱. تندتر ، کمتر ۲. تندتر، بیشتر ۰۳ کند تر، کمتر ۴. کندتر، بیشتر
)・W・ハ・Y・Y管管%め
نیمسال دوم ۹۴-۱۳۹۳ صفحه ۲ از ۷









***
WWWy 20FIL E. ORG . ... SW የማየ/: انشتاه پیام نور کارشناسی = S/2 W.:*. مر=ح--ز آزمون و سنجش %াত্ত
تعداد سوالات : تستی : ۲۵ تشریحی : ۵ زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰ سری سوال : ۱ یک
عن-وان درس : طراحی سیستمهای VLSI
رشته تحصیلی / کد درس : مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۰۵
۱۲- تابع (f(A,B,C, D) = (A + B + C) (D + E-F معادل چیست؟
AO33 . Y. OA33 . Y. AOI33 Y OAII32 . )
۱۳- برای ترانزیستورهای NMOS شکل زیر داریم:
Al,C., =20pА/vo,у, =2V,2 = 0,L = L.=1,am
برای داشتن ولتاژهای مشخص شده در شکل، عرضی ,Q, Q و مقاومت ؟ چقدر باید باشد؟
Q2 +3;" Q1 W = 200m, W, -5um, R = 15KQ V W = W, = 20 um, R=15KQ .) t W = 20 um, W, =5um, R=50KQ V
W = W, =5um, R = 35KQ ۱۴- واحد منطقی زیر را در نظر بگیرید:
در صورتی که 1000 = FFFF و 1110 = FFFF این واحد به ترتیب چه گیت های منطقی را پیاده سازی می کند؟
== ァー o 百 F1 -- F—言口一同
2 H
*–H LEHT |F3 F - 나-그는
4 - |
| r |→T
NOR(A,B) ,NAND(A, B) Y OR(A,B) 9 AND(A, B) .\ AND(A, B) 9 XOR(A, B) . Y. OR(A, B) , XOR(A,B) .* )・Y・ハ・Y・Y管管%め
نیمسال دوم ۹۴-۱۳۹۳
صفحه ۳ از ۷ =ته***
- i oth C ight A . WWWy 20ғы E. ORG opyrig کارشناسی spose انش متاه پیام نور = 業
W.:*. مر=حا-ز آزمون و سنجش দ্বাক্ষ
تعداد سوالات : تستی : ۲۵ تشریحی : ۵ زمان آزمون (دقیقه) : تستی : ۶۰ تشریحی : ۶۰ سری سوال : ۱ یک عن-وان درس : طراحی سیستمهای VLSI
رشته تحصیلی / کد درس : مهندسی کامپیوتر (سخت افزار) ۱۱۱۵۲۰۵
۱۵- مدار زیر را در نظر بگیرید، به ازای چه ترکیبی از ورودی های A,B,C جریان منبع تغذیه افزایش پیدا خواهد کرد؟ VOD
VSS
ABC-1 10 . Y. ABC-011 . Y. ABC-111 . Y. ABC-101 . )
۱۶- در ترانزیستورهای MOSFET در صورتی که اختلاف میان ولتاژهای .........و ........ برای تولید لایه وارون کافی نباشد کانال تنگیده می شود.
۱. گیت، سورسی ۲. گیت، درین ۲. درین، سورسی ۴. گیت ، بدنه
۱۷- مدار زیر چه گیت منطقی را پیاده سازی می کند؟ VIDL}
NOR t NAND . Y ΧΟR. Y XNOR . )・W・ハ・Y・Y管管%め
نیمسال دوم ۹۴-۱۳۹۳ صفحه ۴ از ۷ =ته












***

نطر کاربران درباره این مطلب
نظر شما درباره این مطلب:

نام :

پیشنهاد :